快速發布采購 管理采購信息

WM8768是一款適用于DVD的多聲道音頻24位,192kHz 8通道DAC

時間:2019-5-8, 來源:互聯網, 文章類別:元器件知識庫

描述
WM8768是一款適用于DVD的多聲道音頻DAC用于家庭高保真音響的環繞聲處理應用汽車和其他視聽設備。
使用四個立體聲24位多位Σ-ΔDAC過采樣數字插值濾波器。數字音頻輸入字長度為16-32位,采樣率為8kHz支持192kHz。每個DAC通道都有獨立的數字音量和靜音控制。
音頻數據接口支持I 2 S,左對齊,右合理的和DSP數字音頻格式。該器件可通過3線串行接口或直接使用硬件接口。這些接口提供對頻道選擇等功能的訪問,音量控制,靜音,去加重和力量管理設施。該器件采用28引腳封裝
SSOP。

特征
帶PCM的8通道DAC。
音頻性能
103dB SNR('A'加權@ 48kHz)DAC
DAC采樣頻率:8kHz - 192kHz
3線SPI串行或硬件控制接口
可編程音頻數據接口模式
I 2 S,左,右對齊或DSP
16/20/24/32位字長
四個獨立的立體聲DAC輸出,獨立
數字音量控制
主或從音頻數據接口
2.7V至5.5V模擬,2.7V至3.6V數字電源
手術
28引腳SSOP封裝
應用
DVD播放器
環繞聲AV處理器和Hi-Fi系統
汽車音響

框圖

絕對最大額定值
絕對最大額定值僅為壓力額定值。連續操作可能會對設備造成永久性損或超出這些限制。設備功能操作限制和保證的性能規格在Electrical下給出指定測試條件下的特性。
ESD敏感器件。該器件采用CMOS工藝制造。因此通常易受影響過度靜電電壓造成的損壞。在處理和存放期間必須采取適當的ESD預防措施這個設備。
Wolfson根據IPC / JEDEC J-STD-020B測試其封裝類型的濕度敏感性,以確定可接受的存儲表面貼裝組裝前的條件。這些級別是:
MSL1 =在<30°C / 85%相對濕度下無限制的使用壽命。通常不存放在防潮袋中。
MSL2 =在<30°C / 60%相對濕度下袋外儲存1年。提供防潮袋。
MSL3 =在<30°C / 60%相對濕度下袋外儲存168小時。提供防潮袋。
每種包裝類型的濕度敏感度等級在訂購信息中指定。

條件MIN MAX
數字電源電壓-0.3V + 5V
模擬電源電壓-0.3V + 7V
電壓范圍數字輸入DGND -0.3V DVDD + 0.3V
電壓范圍模擬輸入AGND -0.3V AVDD + 0.3V
主時鐘頻率37MHz
工作溫度范圍,T A -25°C + 85°C
焊接后的儲存溫度-65°C + 150°C
筆記:
1.對于設備的正常操作,模擬和數字地必須始終在0.3V以內。

推薦工作條件
參數符號測試條件MIN TYP MAX UNIT
數字電源范圍DVDD 2.7 3.6 V.
模擬參考電源VREFP 2.7 5.5 V.
模擬電源范圍AVDD 2.7 5.5 V.
地AGND,VREFN,DGND 0 V.
差值DGND至AGND -0.3 0 + 0.3V
注意:對于設備的正常操作,數字電源DVDD絕不能超過AVDD 0.3V。
電氣特性
測試條件
AVDD,VREFP = 5V,DVDD = 3.3V,AGND,VREFN = 0V,DGND = 0V,T A = + 25 o C,fs = 48kHz,MCLK = 256fs,除非另有說明。
參數符號測試條件MIN TYP MAX UNIT
數字邏輯電平(CMOS電平)
輸入低電平V IL 0.3 x DVDD V.
輸入高電平V IH 0.7 x DVDD V.
輸出LOW V OL I OL = 1mA 0.1 x DVDD V.
輸出HIGH V OH I OH = -1mA 0.9 x DVDD V.
模擬參考電平
參考電壓V VMID VREFP / 2 V.
潛在的分壓器電阻R VMID VREFP到VMID和
VMID到VREFN
100kΩ
DAC性能(負載=10kΩΩ,50pF)
0dBFs滿量程輸出電壓1.0 x
VREFP / 5
VRMS
信噪比(注1,2,4)A加權,
@ fs = 48kHz
95 103 dB
SNR(注1,2,4)A加權
@ fs = 96kHz
101分貝
SNR(注1,2,4)A加權
@ fs = 192kHz
101分貝
SNR(注1,2,4)A加權
@ fs = 48kHz,AVDD =
3.3V
101分貝
SNR(注1,2,4)A加權
@ fs = 96kHz,AVDD =
3.3V 96 D b
動態范圍(注2,4)DNR A加權,-60dB滿
規模輸入
95 103 dB
總諧波失真(THD)
(注4)
1kHz,0dBFs -90 -83 dB
靜音衰減1kHz輸入,0dB增益100 dB
DAC通道間隔100 dB
電源抑制比PSRR 1kHz 100mVpp 50 dB
20Hz至20kHz
100mVp-P
45分貝
電源電流
模擬電源電流AVDD = 5V 18.4 mA
數字電源電流DVDD = 3.3V 14.6 mA

筆記:
1.輸出電平與1kHz滿量程輸入的比率,輸出電平全為0進入數字輸入,測量為'A'加權。
2.使用20kHz低通濾波器完成所有性能測量,并注意A重量濾波器。沒用與電氣相比,這樣的濾波器將導致更高的THD + N和更低的SNR和動態范圍讀數特點。低通濾波器消除了帶外噪聲;雖然它聽不見但可能影響動態規格值。
3. VMID與10uF和0.1uF電容去耦(較小的值可能導致性能降低)。
4.每個DAC的性能分別測量
術語
1.信噪比(dB) - SNR衡量滿量程輸出和輸出之間的電平差沒有施加信號。 (在實現這些結果時不使用自動調零或自動調零功能)。
2.動態范圍(dB) - DNR衡量信號最高和最低部分之間的差異。通常在低于滿量程60dB時進行THD + N測量。然后通過增加60dB來校正測量的信號它。 (例如,THD + N @ -60dB = -32dB,DR = 92dB)。
3. THD + N(dB) - THD + N是(噪聲+失真)/信號的均方根值的比率。
4.阻帶衰減(dB) - 頻譜衰減的程度(音頻帶外)。
5.通道分離(dB) - 也稱為串擾。這是一個通道與之隔離的量的度量另一個。通常通過在一個通道上發送滿量程信號并測量另一個通道來測量。
6.通帶波紋 - 通帶區域中頻率響應的任何變化。

主時鐘時間

DAC主時鐘時序要求

測試條件
AVDD,VREFP = 5V,DVDD = 3.3V,AGND,VREFN = 0V,DGND = 0V,T A = + 25 o C,fs = 48kHz,MCLK = 256fs,除非
另有說明。
參數符號測試條件MIN TYP MAX UNIT
系統時鐘定時信息
MCLK系統時鐘脈沖寬度

t MCLKH 11 ns
MCLK系統時鐘脈沖寬度

t MCLKL 11 ns
MCLK系統時鐘周期時間t MCLKY 28 1000 ns
MCLK Duty cycle 40:60 60:40
節電模式激活MCLK停止后2 10 Us
恢復正常模式MCLK重新啟動0.5 1 MCLK后
周期
主時鐘時序要求

注意:
如果MCLK周期長于上面指定的最大值,則進入省電模式并關閉DAC內部數字音頻濾波器被重置。在這種省電模式下,所有寄存器都將保留其值,并且可以通過控制接口以正常方式訪問?;謴蚆CLK后,DAC會自動進行上電,但需要寫入卷更新寄存器位才能恢復正確的音量設置。

數字音頻接口 - 主模式

數字音頻數據時序 - 主模式
測試條件
AVDD,VREFP = 5V,DVDD = 3.3V,AGND,VREFN,DGND = 0V,T A = + 25 o C,主模式,fs = 48kHz,MCLK = 256fs,除非
另有說明。
參數符號測試條件MIN TYP MAX UNIT
音頻數據輸入時序信息
LRCLK傳播延遲
來自BCLK的下跌優勢
t DL 0 10 ns
DIN1 / 2/3/4設置時間
BCLK上升優勢
t DST 10 ns
DIN1 / 2/3/4保持時間
BCLK上升優勢
t DHT 10 ns
數字音頻數據時序 - 主模式

DIGITAL AUDIO INTERFACE - SLAVE MODE

MPU接口時序

SPI兼容控制接口輸入時序
測試條件
除非另有說明,AVDD = 5V,DVDD = 3.3V,AGND,DGND = 0V,T A = + 25 o C,fs = 48kHz,MCLK = 256fs
PARAMETER SYMBOL MIN TYP MAX UNIT
MC / IWL上升沿到ML / I2S上升沿t SCS 60 ns
MC / IWL脈沖周期時間t SCY 80 ns
MC / IWL脈沖寬度低t SCL 30 ns
MC / IWL脈沖寬度高t SCH 30 ns
MD / DM至MC / IWL設置時間t DSU 20 ns
MC / IWL到MD / DM保持時間t DHO 20 ns
ML / I2S脈沖寬度低t CSL 20 ns
ML / I2S脈沖寬度高t CSH 20 ns
ML / I2S上升到MC / IWL上升t CSS 20 n

內部電源復位電路

內部上電復位電路原理圖WM8768包含一個內部上電復位電路,如圖7所示,用于復位上電后數字邏輯進入默認狀態。 POR電路由DVDD和DVD供電監視DVDD。 如果DVDD低于最小閾值,它會將PORB置為低電平。

典型的上電順序
顯示了典型的上電序列。 當DVDD超過最低閾值時,Vpord,電路有足夠的電壓來保證PORB被置為低電平且芯片被保持在重置。 在這種情況下,將忽略對控制接口的所有寫操作。 當DVDD上升到Vpor_on,PORB被釋放為高電平且所有寄存器都處于默認狀態并寫入控件接口可能發生。
斷電時,只要DVDD降至最低閾值以下,PORB就會置為低電平
Vpor_off。
符號MIN TYP MAX UNIT
V pord 0.3 0.5 0.8 V.
V por_on 1.3 1.7 2.0 V
V por_off 1.3 1.7 2.0 V
典型的POR操作(典型值,未測試)

設備說明介紹WM8768是一個完整的8通道DAC,包括數字插值和抽取濾波器開關電容器多位Σ-ΔDAC,每個通道都有數字音量控制輸出平滑濾波器。
該器件在單個封裝中實現為四個獨立的立體聲DAC,并由a控制單一界面。每個立體聲DAC都有自己的數據輸入DIN1 / 2/3/4。
DAC字時鐘LRCLK,DAC位時鐘BCLK和DAC主時鐘MCLK在它們之間共享。音頻接口可以配置為以主模式或從模式操作。在奴隸模式下,LRCLK和BCLK都是輸入。
在主模式下,LRCLK和BCLK都是輸出。每個DAC都有自己的數字音量控制,可以0.5dB步進調節。數字音量控件可以獨立操作。另外,為每個提供過零檢測電路用于數字音量控制的DAC。
數字音量控制檢測到零點的轉換在更新卷之前指向。這最大限度地減少了聽覺咔嗒聲和“拉鏈”噪音作為增益值更改。通過3線串行或引腳可編程控制接口控制器件的內部功能。
軟件控制接口可以與控制數據一樣與音頻數據接口異步在內部重新同步到音頻處理。提供使用128fs,192fs,256fs,384fs,512fs,768fs或1152fs主時鐘的操作DAC在從模式下,時鐘速率之間的選擇是自動控制的。
音頻采樣率如果適當的主機,DAC允許(fs)從小于8ks / s到192ks / s時鐘輸入。
在PCM模式下,音頻數據接口支持右對齊,左對齊和I 2 S(飛利浦左合理的,有點延遲的)接口格式以及高度靈活的DSP串行端口接口。

PCM音頻數據采樣率在典型的數字音頻系統中,只有一個中央時鐘源產生參考時鐘所有音頻數據處理都是同步的。這個時鐘通常被稱為音頻系統主時鐘。
外部主系統時鐘可以直接通過DAC MCLK輸入應用引腳,無需軟件配置WM8768的DAC主時鐘支持128fs至1152fs的音頻采樣率,其中fs為音頻采樣頻率(LRCLK)通常為32kHz,44.1kHz,48kHz,96kHz或192kHz。
該主時鐘用于操作數字濾波器和噪聲整形電路。在從模式下,WM8768有一個主時鐘檢測電路,可自動確定系統時鐘頻率與采樣率之間的關系(在+/- 32主機內)時鐘)。如果出現大于32個時鐘錯誤,則接口默認為1152fs模式。該WM8768可以容忍主時鐘的相位變化或抖動。
示了典型的主站WM8768的時鐘頻率輸入。WM8768的信號處理通常以128fs的過采樣率運行。
該例外情況是使用128 / 192fs系統時鐘進行操作,例如:用于192kHz操作時過采樣率為64fs。

硬件控制模式
當MODE引腳保持高電平時,可以使用以下硬件操作模式。
靜音和自動操作在硬件和軟件模式下,MUTE引腳直接控制MUTE的選擇,和可用于啟用和禁用自動清除功能。該引腳在離開時成為輸出浮動并表示已檢測到無限零檢測(IZD)。
描述
0正常運行1個靜音DAC通道浮動使能IZD,MUTE引腳成為輸出,指示IZD何時發生。
L =未檢測到IZD,檢測到H = IZD。
靜音和自動控制
顯示了在播放全振幅正弦曲線時MUTE的應用和釋放采樣率為48kHz。當MUTE(下部跟蹤)被置位時,輸出(上部跟蹤)開始從最后一個輸入樣本的DC電平指數衰減。輸出將向V MID衰減時間常數約為64個輸入樣本。當MUTE被置低時,輸出將幾乎立即從當前輸入樣本重新啟動。

在硬件模式下(MODE引腳設置為高電平),MUTE引腳變為雙向引腳。 因此如果是的話驅動低電平,設備永遠不會軟。 如果它被驅動為高電平,則所有通道都將進行軟靜音立即。但是如果引腳連接到高阻抗,或者懸空,那么當所有四個內部都為零時舉起旗幟。

WM8768還將在MUTE引腳(輸出端)上驅動弱邏輯高電平信號阻抗10kOhms),可用于驅動外部設備。在硬件模式下無法執行模擬靜音。

輸入格式選擇
在硬件模式下,ML / I2S和MC / IWL成為輸入控制,用于選擇輸入數據格式類型并輸入DAC的數據字長。
ML / I2S MC / IWL輸入數據模式
0 0 24位右對齊
0 1 20位右對齊
1 0 16位I 2 S.
1 1 24位I 2 S.
輸入格式選擇
注意:
在24位I 2 S模式下,只要左/右時鐘,就支持24位或更小的寬度(LRCLK)至少24位時鐘(BCLK)為高電平,低至24位時鐘為低電平。 如果正好32位時鐘出現在一個左/右時鐘(16高,16低)芯片將自動檢測并運行a16位數據模式。
DE-EMPHASIS CONTROL在硬件模式下,MD / DM引腳成為用于選擇去加重濾波的輸入控制適用

數字音頻接口主人和奴隸模式音頻接口在從模式或主模式下工作,可使用MS控制位選擇。 在主控和從控模式DIN1 / 2/3/4始終是WM8768的輸入。 默認為Slave模式。在從模式下,LRCLK和BCLK是WM8768的輸入。

DIN1 / 2/3/4和LRCLK是在BCLK的上升沿由WM8768采樣。通過設置控制位BCP,BCLK的極性可以反轉,以便DIN1 / 2/3/4和LRCLK在BCLK的下降沿采樣。

在主模式下,LRCLK和BCLK是WM8768的輸出。 LRCLK和BCLK是由WM8768生成。 在BCLK的上升沿,WM8768對DIN1 / 2/3/4進行采樣控制器必須輸出在BCLK下降沿改變的DAC數據。通過設置控制位BCP,可以反轉BCLK的極性,以便對DIN1 / 2/3/4進行采樣BCLK的下降邊緣..

音頻接口格式
音頻數據通過數字音頻接口應用于內部DAC濾波器。 5個流行界面
支持格式:
&#8226;左對齊模式
•右對齊模式
•I 2 S模式
•DSP模式A.
•DSP模式B.
所有5種格式首先發送MSB,并支持16,20,24和32位的字長
32位右對齊模式的例外,不支持。
在左對齊,右對齊和I 2 S模式下,數字音頻接口接收DAC數據DIN1 / 2/3/4輸入。每個立體聲通道的音頻數據與LRCLK指示時間復用左側或右側通道是否存在。 LRCLK也用作定時參考來指示數據字的開頭或結尾。
在左對齊,右對齊和I 2 S模式中,每LRCLK周期的最小BCLK數為2倍于所選字長。 LRCLK必須高至最小字長BCLK和低至少字長BCLK。 LRCLK的任何標記與空間比率均可接受符合上述要求。
在DSP模式A或B中,所有8個DAC通道都時間復用到DIN1。 LRCLK用作幀同步信號用于識別第一個字的MSB。每LRCLK的最小BCLK數句點是所選字長的8倍。 LRCLK提供的任何標記與空格比均可接受上升沿正確定位。

左撇子模式
在左對齊模式下,WM8768在第一個上升沿采樣DIN1 / 2/3/4的MSB。
LRCLK過渡后的BCLK。 LRCLK在左側樣本期間為高,在右側為低樣本

正確的模式在右對齊模式下,在BCLK的上升沿,WM8768對DIN1 / 2/3/4的LSB進行采樣在LRCLK過渡之前。 LRCLK在左側樣本期間為高,在右側為低樣品

軟件靜音模式在軟件模式下(MODE引腳被拉動),WM8768可以通過多種不同方式靜音低)

自動靜音

WM8768可以通過計算DIN1 / 2/3/4輸入上的零樣本來自動進行自動調整。 當1024為零樣本在一個通道上計數,四個內部零標志之一(zflag1 / 2/3/4如圖2所示)被提出來了。 根據DZFM,MPD和IZD的外部硬件和設置,不同自動操作是可能的。

靜音引腳作為輸出

如果MUTE引腳連接到高阻抗(例如輸入到外部靜音電路)或左側浮動,zflag1 / 2/3/4將根據DZFM設置輸出到靜音引腳。 這在中描述 MUTE引腳的輸出阻抗為10k歐姆

當靜音引腳用作輸出時,其邏輯電平仍然連接到DZFM選擇器芯片內部。 因此,當WM8768將靜音引腳驅動為高電平時

應用信息推薦的外部組件

推薦模擬低通過后DAC濾波器建議將低通濾波器應用于每個DAC通道的輸出,以實現Hi Fi應用。 通常,二階濾波器是合適的并且提供足夠的高衰減頻率分量(使用的唯一低位,高位數多位Σ-ΔDAC結構在WM8768中產生的高頻輸出噪聲遠低于普通的sigma delta DAC。

這個濾波器通常還用于提供提供標準2Vrms輸出電平所需的2倍增益來自大多數消費設備。

顯示了一個合適的后DAC濾波器電路,增益為2倍。替代的反相濾波器架構也可以用于良好的結果

包裝圖紙


技術文章分類
相關技術文章
本道日本巨乳在线看