快速發布采購 管理采購信息

CC1000是一款真正的單芯片UHF收發器

時間:2019-5-7, 來源:互聯網, 文章類別:元器件知識庫

CC1000是真正的單芯片UHF收發器設計用于非常低的功率和極低電壓無線應用。該電路主要用于ISM(工業,科學和醫療)和SRD(短程設備)頻率頻段分別為315,433,868915 MHz,但是可以輕松編程進行操作300-1000 MHz的其他頻率.

CC1000應用

超低功耗UHF無線數據

發射器和接收器

315 / 433/868和915 MHz ISM / SRD

樂隊系統

RKE - 雙向遙控無鑰匙進入

家庭自動化

無線警報和安全系統

AMR-自動抄表

低功率遙測

游戲控制器和高級玩具

范圍。

CC1000的主要操作參數

因此,可以通過串行總線進行編程

使CC1000非常靈活和容易

使用收發器。在典型的系統中

CC1000將與a一起使用

微控制器和一些外部被動

組件。

CC1000基于Chipcon的SmartRF®0.35μmCMOS技術。

特征

真正的單芯片UHF RF收發器

極低的電流消耗

頻率范圍300 - 1000 MHz

集成的位同步器

高靈敏度(典型值為-110 dBm,2.4

波特)

可編程輸出功率-20至

10 dBm

體積?。?a href="http://www.restatus.com/t/TSSOP-28.html" title="TSSOP-28產品參數、文檔資料和貨源信息" target="_blank">TSSOP-28或UltraCSP™

包)

低電源電壓(2.1 V至3.6 V)

只需極少的外部組件

無外部RF開關/ IF濾波器

需要

RSSI輸出

單端口天線連接

FSK數據速率高達76.8 kBaud

符合EN 300 220和FCC

CFR47第15部分

可編程頻率,250 Hz

步驟使晶體溫度漂移

沒有TCXO可以補償

適合跳頻

絕對最大額定值

引腳分配

電路描述

CC1000的簡化框圖是

如上圖所示。只有信號引腳所示。在接收模式下,CC1000配置為a傳統的超外差接收器。該RF輸入信號由低噪聲放大放大器(LNA)并向下轉換到中頻(IF)的攪拌機(MIXER)。在中間頻率階段(IF STAGE)這個下變頻信號被放大在喂食之前過濾解調器(DEMOD)。作為選擇aRSSI信號,或IF信號后RSSI / IF引腳提供混頻器。后解調CC1000輸出數字引腳DIO上的解調數據。步是在片上提供的DCLK的數據時鐘。在發射模式下,電壓受控制振蕩器(VCO)輸出信號被饋送直接連接到功率放大器(PA)。該RF輸出是頻移鍵控(FSK)通過饋送到引腳DIO的數字比特流。內部T / R開關電路使天線接口和匹配非常容易。頻率合成器產生本地振蕩器信號被饋送到MIXER處于接收模式和PA中傳輸模式。頻率合成器由晶體振蕩器(XOSC)組成,相位檢測器(PD),電荷泵CHARGE PUMP),VCO和頻率分頻器(/ R和/ N)。外部水晶必須連接到XOSC,并且只能連接到VCO需要外部電感。3線數字串行接口(CONTROL)用于配置。

外部組件很少CC1000的運行所需。一個典型應用電路如圖所示下圖.組件值顯示在表格1。6.1入/輸出匹配C31 / L32是輸入匹配接收器。 L32也是直流電抗器偏。 C41,L41和C42用于將發射器與50Ω匹配。一個內部T / R開關電路使其成為可能將輸入和輸出連接在一起在RX和中匹配CC1000至50ΩTX模式。6.2 VCO電感除了之外,VCO是完全集成的對于電感器L101。匹配的組件值網絡和VCO電感很容易使用SmartRF®Studio計算軟件。6.3附加過濾額外的外部組件(例如RF

可以使用LC或SAW濾波器具體提高性能應用。另請參見“可選LC濾波器”p.36了解更多信息。6.4電源去耦電源去耦和濾波必須使用(未顯示在應用電路)。安置和去耦電容的大小和電源濾波非常重要達到最佳性能。Chipcon提供參考設計(CC1000PP和CC1000uCSP_EM)表示應該非常密切地遵循。

CC1000通過簡單的3線配置界面(PDATA,PCLK和PALE)。有28個8位配置寄存器,每個都由一個7位地址尋址。一個讀/寫位啟動讀或寫操作。 CC1000的完整配置需要發送22個16位數據幀每個(7個地址位,R / W位和8個數據位)。完整所需的時間配置取決于PCLK頻率。 PCLK頻率為10

MHz完全配置以更少的方式完成超過46μs。將設備設置為電源向下模式需要發送一幀只有,在這種情況下,將少于2微秒。所有寄存器也是可讀的。在每個寫周期中,16位被發送PDATA線。七個最重要的每個數據幀(A6:0)的位是地址位。 A6是MSB(大多數地址的重要位)并被發送

作為第一位。下一位是R / W位(寫入為高,讀取為低)。中地址和R / W位轉移PALE(程序地址鎖存啟用)必須是保持低位。然后是8個數據位轉移(D7:0)。見下圖。編程的時間也是如圖4所示,參考表格2. PDATA上的數據時鐘是在PCLK的負邊緣完成。當8個數據位的最后一位D0時已加載,數據字已加載在內部配置寄存器中。配置數據存儲在內部內存。斷電期間保留數據模式,但不是當powersupply被關閉了。寄存器可以是以任何順序編程。配置寄存器也可以由微控制器通過相同的方式讀取配置界面。七個地址先發送位,然后將R / W位置低啟動數據回讀。 CC1000然后返回已尋址的數據寄存器。在這種情況下,PDATA用作輸出并且必須是三態的(或設置為高n由開放收集器引腳的情況微控制器在數據回讀期間(D7:0)。


技術文章分類
相關技術文章
本道日本巨乳在线看